硬件设计注意事项：

1. 以下几个PIN，必须按照参考原理图接法：

(1) TM （Test-Mode）引脚需要接地；

(2) TPP、TPN引脚需要悬空（QFN56封装不包含TPP/TPN）；

2. GR5515RGBD(BGA55)不支持四线QSPI，请确认外设及芯片选型是否有冲突；

3. 扩展PA使用时，GPIO2 为RX使能，GPIO3为TX使能，不可用其它IO；

4. 系统是否有充电功能，电池是否有从0v 充电的情况？若有，需要增加路径管理，以满足芯片上电时序要求，具体可参考如下链接介绍；

电池从0V开始充电出现概率性无法开机问题分享

5. 为避免GPIO输入电压高于VBATL，禁止GPIO引脚直连马达、蜂鸣片、喇叭等器件，如需连接，中间可采用MOS管等隔离电路；

6. MSIO引脚不具备中断功能，不能接中断唤醒BLE如KEY，充电插入检测，TP等；

7. I2C接口必须外接上拉电阻，阻值根据实际应用速率进行选择，一般400K的速率通常电阻选择3.3K或4.7K ；

8. 2个PWM模块（PWM0和PWM1），每个模块3个PWM频率相同，不同频率设备不要放在同一模块内；

9. 只支持两组硬件I2C，如果要用到更多，需要用软件模拟，以穿戴手表应用为例，建议选择IIC选择如下：

(1). 考虑心率与G-sensor的数据配合需求，心率与G-sensor建议不共用；

(2). TP和G-sensor的读取数据量较小，频率不频繁(例如TP访问频率为50HZ)，两者可以复用；

(3). 压力/光感/地磁等访问频次不高的，可以与心率共用；

10. 最多支持两组QSPI，走线注意不要与其它走线交叉，数据线做等长处理，CLK尽量包地；

12. MSIO做ADC时分压电阻是否为Mohm级以减少系统静态功耗；

13. 只有AON_GPIO可唤醒BLE休眠状态；

14. GR551x是通过引脚VBATL外接电源供电，供电范围为2.2V ~ 3.8 V，超此范围需要采用单独外部稳压器LDO供电，建议选择低压差，

静态电流Iq小的LDO（小于产品待机下的规格要求），LDO输出电流需大于100 mA， LDO 输出电压3.3V(典型值), 负载调整率

（Iout 10% to 120%）需小于10mV。LDO的最大输入电平若大于5.5 V，为防止在调试时热上电过冲，需要在电池正极输入端串接0.39 Ω ~ 1 Ω小电阻。

15. VDDIO0电压：GR5515IGND/GR5515GGBD/GR5513BEND/GR5515RGBD默认1.8V，GR5515IENDU/GR5513BENDU可以选择默认1.8V或者外部输入3.3V；

VDDIO1可以使用1.8v-3.3v电压输入，当外部输入VDDIO1电压时，要注意不能超过电源Vbatl的输入电压IO电平说明：

(1) 外部接入的IO口GPIO16-GPIO31&AON GPIO电压域参考VDDIO0；

(2) 外部接入的IO口GPIO0-GPIO15电压域参考VDDIO1;

(3) MSIO电压域参考VBATL;

16. 预留测试点要求如下，烧录、校准引脚不建议复用其他功能外设，建议单独使用。

(1) Debug2个：GPIO_3，GPIO_4（非必须，仅调试用打印信息用）;

(2) 量产烧录6个：Chip_en, GPIO_0，GPIO_1，GND，Vbat，CLK TRIM，CLK TRIM可以用除MSIO外任意GPIO；

(3) 不同项目可针对性地增加一些测试点，比如I2C，SPI外设需要调试则把通信接口的测试点留出来等；

(4) 对有要求测试芯片RF PHY性能的项目，必须留出IPEX接口 ；

(5) 如果有加硬件看门狗，烧录时看门需要喂狗，需要增加测试点；

16. DCDC的储能电感尤为重要，该2.2uH电感的 Isat必须选择大于等于250mA, 按推荐硬件指南中型号列表选型；

17. 建议QFN48和BGA68封装的PCB板均至少采用四层板，保证RF电路器件下方以及射频线有完整地平面 。

如QFN48封装有costdown需求必须采用2层板，需要提醒客户2层板需要特别注意电源滤波器件布局，电源输入，DCDC buck 地的返回路径，RF走线的参考地完整性等关键地方。

18. QFN封装，GND pin Layout要求：系统GND不直接连接中间的EPAD，而是先连接输入退耦电容的GND，然后再一起回到中间的EPAD；

19. TPP脚默认MUX了RF内部信号，需要避开有干扰的通讯总线，例如UART/IIC等；